

# Patent Abstracts of Japan

PUBLICATION NUMBER : 06342978  
PUBLICATION DATE : 13-12-94


APPLICATION DATE : 01-06-93  
APPLICATION NUMBER : 05129859

APPLICANT : HITACHI LTD;

INVENTOR : NEMOTO MASANORI;

INT.CL. : H05K 3/46

TITLE : THIN FILM MULTILAYER WIRING BOARD AND MANUFACTURE THEREOF



ABSTRACT : PURPOSE: To provide a thin film multilayer wiring board and a method for manufacturing the same in which interlayer wirings can be shielded by enhancing the wiring density, the mounting density of surface components such as an LSI, and further reducing the propagation delay of a signal.

CONSTITUTION: A power source pattern 6 and a ground pattern 7 having a spread are provided on a predetermined thin film wiring layer, the power source pattern and the ground pattern formed on both surfaces of a base board are connected via a through hole conductor of the base board, and the power source pattern 6 and the ground pattern 7 of the wiring layer are connected to the pattern 6 and the pattern 7 of the board via a blind hole conductor 8. The conductor 8 is formed simultaneously with a conductor pattern of a front surface by plating at each wiring layer.

COPYRIGHT: (C)1994,JPO

(19)日本国特許庁 (J P)

(12) 公 開 特 許 公 報 (A)

(11)特許出願公開番号

特開平6-342978

(43)公開日 平成6年(1994)12月13日

(51)Int.Cl.<sup>5</sup>

H 0 5 K 3/46

識別記号

庁内整理番号

F I

技術表示箇所

C 6921-4E

N 6921-4E

審査請求 未請求 請求項の数5 O L (全5頁)

(21)出願番号 特願平5-129859

(22)出願日 平成5年(1993)6月1日

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72)発明者 川本 峰雄

茨城県日立市大みか町七丁目1番1号 株

式会社日立製作所日立研究所内

(72)発明者 赤星 晴夫

茨城県日立市大みか町七丁目1番1号 株

式会社日立製作所日立研究所内

(72)発明者 高橋 昭雄

茨城県日立市大みか町七丁目1番1号 株

式会社日立製作所日立研究所内

(74)代理人 弁理士 高橋 明夫 (外1名)

最終頁に続く


(54)【発明の名称】 薄膜多層配線基板とその製造方法

(57)【要約】

【目的】 配線密度とLSI等の表面部品の実装密度とを高め、さらに信号の伝播遅延を低減し、層間配線をシールドすることのできる薄膜多層配線基板とその製造方法を提供する。

【構成】 所定の薄膜配線層に広がりをも有する電源パターン6と接地パターン7を設け、ベース基板1のスルーホール導体を介してベース基板1の両面に形成した電源パターン6と接地パターン7とを接続し、上記薄膜配線層の電源パターン6と接地パターン7をブラインドホール導体8によりそれぞれベース基板1の電源パターン6と接地パターン7とに接続する。ブラインドホール導体8は薄膜配線層毎にめっきによりその表面の導体パターンと同時に形成する。

図 5



## 【特許請求の範囲】

【請求項1】 ベース基板の両面に薄膜配線層を積層した薄膜多層配線基板において、上記積層した薄膜配線層の所定の層に広がりをもつ非線状の電源パターン部と接地パターン部を交互に配列するようにしたことを特徴とする薄膜多層配線基板。

【請求項2】 請求項1において、ベース基板にスルーホールを設け、このスルーホール内導体によりベース基板の両面に設けた電源パターン部と接地パターン部間を接続するようにしたことを特徴とする薄膜多層配線基板。 10

【請求項3】 請求項1または2において、ベース基板に設けた電源パターン部と上記薄膜配線層の電源パターン部間を接続するブラインドホール導体と、上記ベース基板の接地パターン部と薄膜配線層の接地パターン部間を接続するブラインドホール導体を設けたことを特徴とする薄膜多層配線基板。

【請求項4】 請求項1ないし3のいずれかにおいて、上記薄膜配線層の電源パターン部と接地パターン部を他の薄膜配線層の電源部と接地部にそれぞれ接続するブラインドホール導体を設けたことを特徴とする薄膜多層配線基板。 20

【請求項5】 請求項3または4において、上記ブラインドホール導体をめっき工程により薄膜配線層の配線パターンと同時に形成し、ブラインドホール内をめっき導体で充填するようにしたことを特徴とする薄膜多層配線基板の製造方法。

## 【発明の詳細な説明】

【0001】

【産業上の利用分野】本発明は多層プリント板に関わり、とくに表面実装型部品の実装密度を向上して部品間の信号伝送を高速化する薄膜多層基板とその製造方法に関する。 30

【0002】

【従来の技術】特開平4-148590号には薄膜多層配線基板において、各薄膜配線層の配線パターンとブラインドホール（パイアホール、ビアホール）導体をめっきにより同時に形成する方法が開示されている。しかし、ブラインドホールのめっき部には凹みが生じ、ブラインドホールの上に上層のブラインドホールを重ねることができないので、各薄膜配線層のブラインドホールの位置を若干ずらせるようにして薄膜配線層間をブラインドホールにより連続して接続するようにしていた。また、ベース基板の両面に設けた薄膜配線層間を接続する場合には、両薄膜配線層間をベース基板に設けたスルーホールを貫通するスルーホール導体により接続するようにしていた。同様にこのスルーホール導体によりベース基板の片面に設けた電源層や接地層を他の面の配線パターンに接続するようにしていた。

【0003】また、特開昭56-138993号公報には、ベース基板上の薄膜層（感光性樹脂層）に形成した 50

ブラインドホール導体を無電解めっきあるいは無電解めっきと電解めっきの併用により配線パターンと同時に形成する方法が開示されている。同公報の明細書には述べられていないものの、その第2図には上記ブラインドホール導体の表面形状が平坦であることが示され、ブラインドホール導体上に次の薄膜層のブラインドホール導体を重ねて形成し、各薄膜配線層間をブラインドホールにより接続することが開示されている。しかし、ベース基板の両面の薄膜配線層間を接続する方法については述べられていない。

【0004】

【発明が解決しようとする課題】上記従来方法ではブラインドホールにより配線層間を薄膜接続するので、配線層間をスルーホールにより接続する場合に較べて配線密度を高めることができるものの、電源層やグランド層がベース基板の片面に設けられていたため、他の面上の配線パターンを上記電源層やグランド層に接続する場合にはその都度ベース基板にスルーホールを設ける必要があり、加工工程が増え、配線密度が低下するという問題があった。また、電源や接地パターンがベース基板に設けられていたため、各薄膜配線層の配線を電源や接地に接続する場合には、上記ブラインドホールやスルーホール導体により各薄膜配線層の電源や接地配線をベース基板に接続する必要があり、このため、薄膜配線層が多層化されるに伴い各薄膜配線層とベース基板間のブラインドホールやスルーホールが増加して配線密度が低下するという問題があった。本発明の目的は上記の問題を改善して、配線密度や表面実装型部品の実装密度を高めることのできる多層配線基板を提供することにある。

【0005】

【課題を解決するための手段】上記課題を解決するために、ベース基板の両面に薄膜配線層を積層した薄膜多層配線基板において、上記積層した薄膜配線層の所定の層に広がりをもつ非線状の電源パターン部と接地パターン部を交互に配列するようする。さらに、ベース基板にスルーホールを設け、このスルーホール内導体によりベース基板の両面に設けた電源パターン部と接地パターン部間を接続するようにする。

【0006】さらに、ブラインドホール導体により上記薄膜配線層の電源パターン部や接地パターン部をそれぞれ上記ベース基板の電源および接地パターン部に接続するようにする。さらに、ブラインドホール導体により各薄膜配線層の電源部や接地部を上記薄膜配線層の電源パターン部や接地パターン部に接続するようにする。また、上記ブラインドホール導体をめっき工程により各薄膜配線層の配線パターンと同時に形成し、ブラインドホール内をめっき導体で充填するようにする。

【0007】

【作用】上記薄膜配線層に設けた電源パターン部と接地パターン部はそれぞれ、ベース基板の電源パターン部と

接地パターン部を他の薄膜配線層の電源部や接地部に中継する。また、上記薄膜配線層に設けた電源パターン部と接地パターン部はそれぞれ、他の薄膜配線層の配線パターンを遮蔽（シールド）する。上記各ブラインドホール導体は上記薄膜配線層の電源パターン部と接地パターン部をそれぞれベース基板の電源パターン部と接地パターン部、ならびに各薄膜配線層の電源部や接地部に接続する。

【0008】

【実施例】本発明ではベース基板上に積層される薄膜配線層中の所定の層に電源パターンと接地パターンを設けてベース基板上の電源パターンおよび接地パターンを中継し、他の薄膜配線層の電源部と接地部をこれらに接続して各薄膜配線層からベース基板へ直接接続される接続数を低減すると同時に各薄膜配線層の配線パターンをシールドする。この結果、電源および接地配線長が短縮されるので信号の伝播遅延を短縮し、薄膜配線層間の信号の干渉を低減することができる。また、各薄膜配線層とベース基板間を直接接続する接続数が低減されるので、配線を高密度化し、部品の実装密度を高めることができる。

【0009】【実施例 1】図1は本発明による薄膜多層配線基板の実施例の部分断面図である。ベース基板1の両面には薄膜配線層21～23および31～33が形成されている。また図2に示すように、薄膜配線層22と同32の各面にはそれぞれ電源パターン6と接地パターン7を交互に配置し、それぞれをブラインドホール導体8によりベース基板1上の電源パターン61および接地パターン71に接続する。同様に薄膜配線層23と同33の電源部と接地部をブラインドホール導体によりそれぞれ薄膜配線層22と同32の電源パターン6と接地パターン7に接続する。

【0010】薄膜配線層23、33の上にさらに他の薄膜配線層が積層されている場合にも同様にしてブラインドホール導体を介してその電源部と接地部をそれぞれ薄膜配線層22と同32の電源パターン6と接地パターン7に接続する。上記各薄膜配線層の電源部と接地部は必ずしも相互に重なる位置に来ないので、薄膜配線層22と同32の電源パターン6と接地パターン7は他の薄膜配線層の電源部と接地部をカバーできる大きさに設定する。

【0011】このため、図2において交互に規則的に配列した電源パターン6と接地パターン7を適宜異なる大きさのものとし、上記の要件を満たすようにする。また、接地パターン7または電源パターン6によりシールドすべき他の薄膜配線層の配線部分の大きさに対応して接地パターン7や電源パターン6の面積を広げるようにする。また、電源パターン6と接地パターン7は必要に応じて薄膜配線層の何れの面に設けてもよい。

硫酸銅.....15 g/l

\*【0012】次に本発明による上記多層配線基板の製造方法について説明する。まずベース基板1には厚さ0.1mmの耐熱低膨張性の銅張り積層板を用い、これをエッチングして所定の電源パターン61と接地パターン71等を形成する。次いでベース基板1に薄膜配線層21及び31を形成する。このため過硫酸アンモニウムと硫酸とからなる水溶液によりベース基板1の電源および接地パターン等の表面を粗化、水洗し、リン酸三ナトリウムと過塩素酸ナトリウム及び水酸化ナトリウムとからなるアルカリ性水溶液で酸化膜を形成し水洗する。

【0013】次いで、ジメチルアミンボランと水酸化ナトリウムとからなる水溶液で上記酸化膜を還元し、水洗、乾燥後、厚さ80μmの耐熱性エポキシ系接着フィルムを加熱圧着、硬化して薄膜配線層21と31の絶縁層3を形成し、その表面に厚さ30μmのアディティブ用接着剤フィルムをホットロールでラミネートして硬化する。なお、上記絶縁層3は感光性フィルムを使用して形成することもできる。すなわち、厚さ60μmの感光性ソルダーレジストフィルムに加硫微粉末ブタジエンゴムを混合したものをベース基板1上にホットロールでラミネートして加熱圧着する。次いで、絶縁層3に直径80μmの遮蔽部を有するマスクをかぶせてブラインドホール4以外の部分を露光後、炭酸ナトリウム水溶液で現像して未露光部分のレジストを除去し、図3(c)に示すようにブラインドホール4の開口部を形成する。

【0014】次いで、紫外線を0.7J/cm<sup>2</sup>照射して絶縁層3をセミ硬化してから過マンガン酸カリウム水溶液で表面を粗化する。なお、絶縁層3はその上に信号配線、電源層、グランド層等の形成した後、150℃、30分の加熱して完全に硬化させる。次いでドリルにより、ブラインドホール4の開口部に直径70μmのブラインドホールを穿孔し、クロム硫酸混液により接着剤表面を粗化後、振動を加えて水洗する。次いで、重亜硫酸ナトリウム水溶液により振動しながら残留クロムイオンを中和し、湯洗する。なお、上記ブラインドホールはエキシマレーザにより形成することもできる。この場合は直径60μmの開口部を有するメタルマスクを接着剤表面に密着させてエキシマレーザをスキニングしてブラインドホールを形成する。

【0015】次いで、水酸化ナトリウム水溶液により接着剤の粗化残渣物を除去後、接着剤表面とブラインドホール内にめっき触媒のパラジウムを振動しながら付与し、活性化する。次に、上記薄膜配線層21と31とそのブラインドホール内を無電解銅めっきする。このめっき液には下記組成のものをを用い70℃に加熱して振動を与える。この結果、40μmパネルめっき厚とめっきで完全に充填されたブラインドホール導体が同時に得られる。

【0016】

エチレンジアミン四酢酸……………35 g/l  
 3.7%ホルマリン水溶液……………3 ml/l  
 水酸化ナトリウム……………pH12.5量(at 25℃)  
 ポリエチレングリコール(分子量400)…20 ml/l  
 $\alpha$ - $\alpha'$ ジピリジル……………30 mg/l

【0017】次いで、上記ブラインドホール周辺やその他のクリアランス部を残してエッチングレジストを塗布し、塩化第二銅と塩酸からなる水溶液によりクリアランス部の銅めっき膜をエッチングして除去して薄膜配線層21と31を完成する。なお、薄膜配線層21と31の電源パターン6、接地パターン7は厚さ18 $\mu$ mの銅箔を上記耐熱性エポキシ系接着フィルム(厚さ50 $\mu$ m)に加熱圧着して形成することもできる。薄膜配線層22と32および23、33等も同様にして形成する。

【0018】以上のようにして図1に示した6層の多層配線基板が得られ、電源パターン6と接地パターン7はそれぞれ薄膜配線層22と同23間、および同32と33間にサンドイッチされ、それぞれはブラインドホール導体8によりベース基板1の電源パターン61、接地パターン71、および、他の薄膜配線層の電源部、接地部に接続される。

【0019】上記多層配線基板の信号配線間の絶縁抵抗は $7.8 \times 10^{12} \Omega$ 、信号配線、電源層、接地層の接着力は2.5 kgf/cmであった。260℃、180秒以上のはんだフロートによる耐熱性テストでは外観的なふくれは認められず、また、-65℃/2h $\sim$ +125℃/2h、300サイクルの熱衝撃試験後の断面観察してブラインドホールのめっき接続部の剥がれは認められなかった。

【0020】【実施例2】実施例1ではベース基板1の両面の薄膜配線層間を接続する場合には、薄膜配線層を積層後にスルーホールを穿孔してスルーホール導体により両面間を接続する必要があった。このため、両面の薄膜配線層間の接続数が多い場合にはスルーホール部の面積増加により配線密度が低下するという難点があった。一般に信号周波数が高くなると、両面の配線層の電源と接地点間を最短距離で接続する必要が生じるので両面間の接続数も増加し配線密度が低下する。

【0021】本実施例はこのような問題を改善するものである。すなわち、図4に示すようにベース基板1に用いる銅張り積層板に例えば直径200 $\mu$ mのスルーホールを穿孔してこのスルーホール内導体によりベース基板1の上下面の電源パターン61および接地パターン71間を予め接続してから実施例1と同様にしてベース基板1の両面上に薄膜配線層をそれぞれ積層するので、一方の面の薄膜配線層と他の面の薄膜配線層間を接続するための大口径のスルーホールが不必要となり各薄膜配線層の配線密度を高めることができる。

【0022】まず、ベース基板1に用いる銅張り積層板に直径200 $\mu$ mのスルーホールを穿孔し、次いで銅箔

表面を過硫酸アンモニウム水溶液で粗化、水洗して銅箔表面、及びスルーホール内壁にめっき触媒を付与して活性化する。次いで実施例1と同様に無電解銅めっき液を用いて上記銅箔表面とスルーホール内壁に約20 $\mu$ m厚のめっき膜を析出させる。その後、実施例1と同様にして上記ベース基板1の両面に薄膜配線層を積層すると図5の部分断面図に示すような薄膜多層配線基板が得られる。

【0023】

【発明の効果】本発明では、多薄膜層配線層中に電源パターンと接地パターンを有する薄膜配線層を適宜設け、これらのパターンを他の配線層の電源部と接地部に対する中継部として利用し、また、上記電源パターンと接地パターンと他の薄膜配線層やベース基板の電源部と接地部間をブラインドホール導体により接続するので、各薄膜配線層間の電源および接地配線数を低減し、さらに各電源配線や接地配線長を最短にすることができるので、信号の伝送遅延を短縮することができる。

【0024】また、各薄膜配線層の電源および接地部を広がりをも有する上記電源パターン、または接地パターン内に自由に設定できるので配線設計の自由度を高めることができ、さらに、上記電源パターン、または接地パターンにより他の配線層をシールドして回路の誤動作を防止することができる。

【0025】また、上記ブラインドホール導体の断面積は従来のスルーホール導体の断面積に比べて格段に小さく、さらに、ブラインドホール導体の上に次の配線層のブラインドホール導体を重ねて設けるので、各薄膜配線層に占める層間接続用面積が大幅に減り、これにより例えば各配線層の配線密度を約30%以上高めたり、配線層数を2～3層分低減することができる。

【0026】また、上記各配線層のブラインドホール導体をめっきにより充填するので接続信頼性を向上することができ、さらに、ブラインドホール導体面を平坦にめっき充填するので、はんだペーストが容易に均一に印刷でき、多層基板の表面配線層の上に搭載される部品の接続信頼性を向上することができる。また、表面実装型部品が上記ブラインドホール導体上に直接搭載できるため表面実装密度を向上することができる。

【図面の簡単な説明】

【図1】本発明による薄膜多層配線基板の部分断面図である。

【図2】図1における電源パターンと接地パターンの配列を示す平面図である。

【図3】図1の薄膜多層配線基板の製造工程図である。


【図4】本発明による他の薄膜多層配線基板のベース基板の部分断面図である。

【図5】図4のベース基板を用いた薄膜多層配線基板の部分断面図である。

\*【符号の説明】


1…ベース基板、2…信号配線、3…絶縁層、4…ブラインドホール、6、61…電源パターン、7、71…接地パターン、8…ブラインドホール導体。

【図1】




【図2】

図 2




【図3】

図 3




【図4】

図 4



【図5】

図 5



フロントページの続き

(72)発明者 根本 正典

茨城県日立市大みか町七丁目1番1号 株式会社日立製作所日立研究所内